중국 CXMT, 4F² 시제품 검증 성공했으나 양산 실효성은 의문

CXMT의 차세대 D램 기술 검증 성과

중국 최대 규모이자 세계 4위권의 D램 제조사인 창신메모리(CXMT)가 차세대 기술인 '4F²(포에프스퀘어)' 공법을 적용한 시제품의 자체 검증 단계를 완료했다. CXMT는 지난달 30일 진행된 3분기 실적 발표를 통해, 6세대 D램 공정 플랫폼의 시제품 검증 과정에서 웨이퍼상의 주요 성능 목표치를 달성했다고 공표했다. 이들은 오는 연말까지 서버용 D램 샘플을 고객사 측에 공급할 수 있다는 계획을 세우고 있다.

4F² 기술은 메모리 셀의 면적을 획기적으로 줄이는 것이 핵심이다. 현재 업계의 표준인 6F² 구조와 비교했을 때 셀 면적을 약 33%가량 축소할 수 있어, 동일한 반도체 크기 내에 훨씬 더 많은 데이터를 담아낼 수 있는 장점이 있다. CXMT는 지난달에도 연내 관련 제품의 등장을 예고한 바 있으며, 이번 시제품 검증 성공 발표를 통해 기술 진척도를 새롭게 드러냈다. 다만 구체적인 고객사 인증 현황이나 실제 양산 일정, 그리고 수율에 대해서는 상세한 언급을 피했다.

글로벌 반도체 기업들의 기술 경쟁 구도

삼성전자와 SK하이닉스 등 글로벌 시장을 선도하는 기업들 역시 해당 기술 개발에 매진해 왔다. 삼성전자는 지난 2월 국제고체회로학회(ISSCC)에서 16기가비트(Gb) 용량의 4F² 구조 D램 시험용 칩 작동에 성공했다고 밝힌 바 있다. SK하이닉스 또한 지난달 28일 3분기 실적 발표 컨퍼런스콜을 통해, 기존 6F² 기술을 최대한 활용하면서도 4F² 기술 개발을 병행하겠다는 전략을 공식화했다. 하이닉스 측은 기술의 구현과 실제 상용화 시점은 별개로 판단해야 한다며, 현재로서는 양산 안정성과 원가 경쟁력이 확보된 플랫폼을 이용해 제품 경쟁력을 높이는 것이 가장 효율적인 전략이라고 설명했다.

반면 미국 마이크론은 4F² 기술의 경제적 측면에 대해 부정적인 견해를 보이고 있다. 데이터를 저장하는 부품인 커패시터 사이의 간격을 좁히는 데 물리적 한계가 존재하므로, 실제 생산 비용 절감 효과가 예상보다 미미할 수 있다는 지적이다. 이에 대해 CXMT는 데이터를 읽고 쓰는 회로의 전체적인 배치까지 고려해야 한다며 반박 논리를 펼쳤다.

낮은 수율과 중국의 기술 자립 전략

현재 CXMT의 생산 수율은 약 20~30% 수준에 머물고 있는 것으로 알려졌다. 이는 약 70%의 수율을 기록하는 SK하이닉스와 비교하면 현저히 낮은 수치로, 반도체 10개를 생산했을 때 정상 제품이 2~3개에 불과하다는 의미다. 이러한 저효율 생산에도 불구하고 중국 기업들이 기술 개발에 박차를 가하는 배경에는 미국의 수출 규제가 자리 잡고 있다. 해외에서 HBM(고대역폭 메모리) 같은 고성능 메모리를 수급하기 어려워진 상황에서, 생산 효율이 낮더라도 자국 내 공급망을 확보하려는 움직임으로 풀이된다.

CXMT의 3분기 매출액은 전년 동기 대비 613% 폭증한 1187억 위안(약 24조 원)을 기록했다. 다만 전 분기와 비교하면 증가율이 19.3%로 나타나, 지난 2분기의 90%대 성장세에 비하면 둔화된 양상을 보였다. 업계 전문가들은 CXMT가 차세대 D램 기술 확보에 속도를 내고 있으나, 실제 양산 단계에서의 경쟁력은 여전히 미지수라고 평가한다. 결국 시제품 단계를 넘어 수율 개선과 생산 비용 절감, 그리고 고객사의 최종 인증을 통과할 수 있느냐가 기술 전쟁의 승패를 결정할 핵심 요소가 될 전망이다.